⑩日本国特許庁(JP)

⑩ 特許 出願公開

® 公 開 特 許 公 報 (A) 平3−238533

SInt. Cl. 1

識別記号

庁内整理番号

❸公開 平成3年(1991)10月24日

G 06 F 11/22 15/78 340 C 510 K 7230-5B 9072-5B

審査請求 未請求 請求項の数 1 (全4頁)

❷発明の名称

マイクロコンピュータ

②特 願 平2-35437

②出 願 平2(1990)2月15日

⑫発 明 者

古 賀

隆俊

東京都港区芝5丁目33番1号東京都港区芝5丁目7番1号

日本電気株式会社内

⑪出 顋 人 日本電気株式会社

砂代 理 人 弁理士 内 原 晋

明細 書

1. 発明の名称

マイクロコンピュータ

2. 特許請求の範囲

1. 内部バス上のアドレスとデータをラッチ レ、バスインターフェイス 場子に出力するバスイ ンターフェイス 回路を有するマイクロコンピュー タにおいて、

制御信号に基づいて前記パスインターフェイス 回路の出力を禁止し、前記内部パスの内容を前記 パスインターフェイス 端子に出力する回路を有することを特徴とするマイクロコンピュータ

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、内部バス上のアドレスとデータを ラッチし、バスインターフェイス端子に出力する バスインターフェイス回路を有するマイクロコン ビュータに関する。

(従来の技術)

従来、この種のバスインターフェイス回路は、

第5図に示すように、アドレスラッチクロック 41とデータラッチクロック42を入力とするオ ア回路33、38、オア回路33の出力を反転す るインバータ34と、オア回路33の出力が"!" となると内部バス31上のアドレス、データを ラッチするラッチ回路32と、ラッチ回路32の 出力とアドレスラッチクロック41、データラッ チクロック42のそれぞれ論理積をとるアンド回 路35.36と、アンド回路35.36の出力を 入力とするオア回路37と、オア回路38の出力 が"1"のときオア回路37の出力をパスインター フェイス場子40に出力するドライバ39で構成 されており、その動作タイミングは内部バス31 にアドレスがのっている時はアドレスラッチク ロック41に基づきラッチ回路32がアドレスを 取り込みアンド回路35によりパスインターフェ イス端子40よりアドレスが出力される。マイク ロコンピュータが演算処理などを行なっている時 には処理中のデータが内部バス31にのっており その時はバスインターフェイス端子40はハイイ

ンピーダンスになっている。次に、マイクロコンピュータの処理が終了しデータが内部バス31にのっている時にはデータラッチクロック42に基づきラッチ回路32がデータを取り込みアンド回路36によりバスインターフェイス端子40よりデータが出力される。

(発明が解決しようとする課題)

上述した従来のマイクロコンピュータのバスインターフェイス回路は、アドレスとデータ情報のみしか出力できず、そのデータを生成する途中の処理においてその状態を観測できないため、不良品除去のテスト時において検出率の高いテストが期待できないという欠点がある。

本発明の目的は、マイクロコンピュータがデータ処理中の情報をバスインターフェイス端子に出力することができるマイクロコンピュータを提供することである。

〔課題を解決するための手段〕

本発明のマイクロコンピュータは、制御信号に 基づいてバスインターフェイス回路の出力を禁止

ロック 2 1 とラッチ回路 1 2の出力とインバータ 2 4の出力の論理積をとるアンド回路 1 5 と、データラッチクロック 2 2 とラッチ回路 1 2 の出力の論理積をとるアンド回路 1 2 の出力の論理積をとる内部バス 回路 1 6 と、制御信号 2 5 が "1" のとき内部バス 1 の内容を出力するアンド回路 2 5 と、アンド回路 1 5、16、25の出力を入力とするオア回路 1 7と、アドレスラッチクロック 2 1 とデータラッチクロック 2 1 とデータラッチクロック 2 1 とデータラッチクロック 2 1 とデータラッチクロック 3 1 2 の出力をバスインターフェイス端チ20に出力するドライバ19を有している。

次に、この回路の動作を第2図、第3図のタイミング図に従って説明する。

まず、制御信号26が"0"のときは従来例と同じくラッチ回路12にラッチされているアドレスとデータが第2図のように出力される。次に、制御信号26が"1"のときはアンド回路25が選択されるので、第3図のように、内部バス11の情報が常時、バスインターフェイス場子20より観

し、内部バスのデータをバスインターフェイス端 子より出力する回路を有している。

(作用)

したがって、データ生成処理の途中における内 郎バスの状態をバスインターフェイス場子より出 力できる。

(実施例)

次に、本発明の実施例について図面を参照して説明する。

第1図は本発明の一実施例のマイクロコン ビュータの要部の回路図、第2図、第3図はその 動作を示すタイミング図である。

このマイクロコンピュータは、アドレスクロック 2 1 とデータラッチクロック 2 2 を入力とするオア回路 1 3 の出力を反転するインバータ 1 4 と、オア回路 1 3 の出力が 1 となると内部バス 1 1 上のアドレス、データをラッチするラッチ回路 1 2 と、制御信号入力端子 2 3 と、制御信号入力端子 2 3 からの制御信号 2 6 を反転するインバータ 2 4 と、アドレスラッチク

測される。つまりマイクロコンピュータ内部で データを生成するための処理を実行中に内部バス11に乗ってくる処理中のデータも観測でき

第4図は本発明の第2の実施例の回路図である。この場合制御信号26を生成するのに端子を用いず、ラッチクロック29に基づき内部バス11の値をラッチ回路28が取り込むことにより実現しているため、端子が増加しないという利点がある。


(発明の効果)

以上説明したように本発明は、制御信号に基づき内部バスの内容をバスインターフェイスに出力する回路を有することにより、本来のバスインターフェイス回路の機能は保ったままマイクロコンピュータがデータ処理中の情報までもバスロンターフェイス端子より観測できるため、不良品除去という場面において高検出率のテストが実現できる効果がある。

4. 図面の簡単な説明

- 第1図は本発明の第1の実施例のマイクロコン ピュータの回路図、第2図、第3図は本実施例の 回路動作を示すタイミング図、第4図は本発明の 第2の実施例のマイクロコンピュータの回路図、 第5図は従来例の回路図である。
 - i]………内部バス、 12……ラッチ回路、
 - 13. ---オア回路、 14--- -- インバータ、
 - 15,16`-アンド回路、
 - 17.18 -- オアゲート、19……ドライバ、
 - 20………バスインターフェイス端子、
 - 21………アドレスラッチクロック、
 - 22………データラッチクロック、
 - 23………制御信号入力端子、
 - 24………インバータ、25……アンドゲート、
 - 26……如制御信号、
 - 27………インバータ、28……ラッチ回路、
 - 29--- … … ラッチクロック。

特許出願人 日本電気株式会社代理人 弁理士内 原 賢




第2図




端手20


第3図



第1図

特開平3-238533(4)





第5図

第4図

-182 -